LitePCIe 是一个“轻量级且可配置”的 PCIe 核心。它主要特点包括： 支持多种 FPGA 设备。 内置 TLP 层、重排序机制、MSI / MSI-X 支持、交叉开关 (crossbar) 结构。 支持 DMA、映射接口、AXI/Wishbone 主／从等。 采用 Python + Migen 工具链描述逻辑，高度可配置，也可生成 Verilog 供传统 FPGA 流程使用。
如果您期望一个功能完备的闭源Verilog仿真器替代品、需要SDF标注、混合信号仿真，或者只是在做一个快速课堂项目（对于课堂作业，我们推荐使用Icarus Verilog），那么Verilator可能并非最佳选择。如果您的工作流是前仿、架构探索、功能验证，且设计是纯数字的，那么 Verilator 的高速优势将发挥得淋漓尽致。
Readest 是一款开源、跨平台的电子书阅读器，支持 macOS、Windows、Linux、iOS、Android 及 Web 端，提供沉浸式阅读体验。支持 EPUB、MOBI、AZW3、PDF、TXT 等主流电子书格式，并针对 PDF 和图文排版进行优化渲染；提供分页/滚动双模式切换、双屏并行阅读（支持 4 栏分屏），集成高亮、书签、笔记及全文搜索功能，内置 DeepL 翻译和词典查询。
它将整个操作系统内核划分为两部分：特权的“OS框架”和去特权的“OS服务”。OS框架负责将底层非内存安全的Rust代码封装为高层次、内存安全的接口；而OS服务则完全使用Rust语言中的安全部分进行开发，构建操作系统的大部分功能模块。框内核 = 宏内核的性能 + 微内核的安全。https://asterinas.github.io/book/index.html
cva5 是一个开源项目，它是一个基于 RISC-V 架构的处理器设计。该项目旨在提供一个高性能、可扩展且易于使用的处理器核心。其主要编程语言是 C/C++ 和 SystemVerilog，这两种语言被广泛用于硬件设计和验证。
